淺談如何提高嵌入式系統(tǒng)PCB信號(hào)的完整性

        隨著電子技術(shù)的不斷進(jìn)步，越來越多領(lǐng)域會(huì)應(yīng)用到嵌入式系統(tǒng)，而在這眾多的應(yīng)用當(dāng)中，人們考慮的不再是功能和性能，而是可靠性和兼容性。那么，如何通過布線技術(shù)提高嵌入式系統(tǒng)PCB的信號(hào)完整性便成為一個(gè)“重要議題”。

        眾所周知，PCB(印制電路板)是電子產(chǎn)品中電路元件和器件的基本支撐件，其設(shè)計(jì)質(zhì)量往往直接影響嵌入式系統(tǒng)的可靠性和兼容性。以往，一些低速電路板中，時(shí)鐘頻率一般只有10 MHz左右，電路板或封裝設(shè)計(jì)的主要挑戰(zhàn)就是如何在雙層板上布通所有的信號(hào)線以及如何在組裝時(shí)不破壞封裝。

        由于互連線不曾影響系統(tǒng)性能，所以互連線的電氣特性并不重要。在這種意義下對(duì)信號(hào)低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統(tǒng)的發(fā)展，采用的電路基本上都是高頻電路，由于時(shí)鐘頻率的提高，信號(hào)上升沿也變短，印制電路對(duì)經(jīng)過信號(hào)產(chǎn)生的容抗和感抗將遠(yuǎn)遠(yuǎn)大于印制電路本身的電阻，嚴(yán)重影響信號(hào)的完整性。對(duì)于嵌入式系統(tǒng)，當(dāng)時(shí)鐘頻率超過100 MHz或上升沿小于1 ns時(shí)，信號(hào)完整性效應(yīng)就變得重要了。

        在PCB中，信號(hào)線是信號(hào)傳輸?shù)闹饕d體，信號(hào)線的走線情況將直接決定信號(hào)傳輸?shù)膬?yōu)越，從而直接影響整個(gè)嵌入式的性能。不合理的布線，將嚴(yán)重引發(fā)多種信號(hào)完整性的問題，對(duì)電路產(chǎn)生時(shí)序、噪聲和電磁干擾(EMI)等，將嚴(yán)重影響嵌入式的性能。對(duì)此，本文從高速數(shù)字電路中信號(hào)線的實(shí)際電氣特性出發(fā)，建立電氣特性模型，尋找影響信號(hào)完整性的主要原因及解決問題的方法，給出布線中應(yīng)該注意的問題和遵循的方法和技巧。

        信號(hào)完整性

        信號(hào)完整性是指信號(hào)在信號(hào)線上的質(zhì)量，即信號(hào)在電路中能以正確的時(shí)序和電壓電平作出響應(yīng)的能力，信號(hào)具有良好的信號(hào)完整性是指在需要的時(shí)候具有所必需達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。信號(hào)完整性問題體現(xiàn)在很多方面，主要包括延遲、反射、串?dāng)_、過沖、振蕩、地彈等。

        延遲：延遲是指信號(hào)在PCB板的傳輸線上以有限的速度傳輸，信號(hào)從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。信號(hào)延遲會(huì)對(duì)嵌入式的時(shí)序產(chǎn)生影響;傳輸延遲主要取決于導(dǎo)線的長(zhǎng)度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。在高速數(shù)字系統(tǒng)中，信號(hào)傳輸線長(zhǎng)度是影響時(shí)鐘脈沖相位差的最直接因素，時(shí)鐘脈沖相位差是指同時(shí)產(chǎn)生的兩個(gè)時(shí)鐘信號(hào)到達(dá)接收端的時(shí)間不同步。時(shí)鐘脈沖相位差降低了信號(hào)沿到達(dá)的可預(yù)測(cè)性，如果時(shí)鐘脈沖相位差太大，會(huì)在接收端產(chǎn)生錯(cuò)誤的信號(hào)。

        反射：反射就是信號(hào)在信號(hào)線上的回波。當(dāng)信號(hào)延遲時(shí)間遠(yuǎn)大于信號(hào)跳變時(shí)間時(shí)，信號(hào)線必須當(dāng)作傳輸線。當(dāng)傳輸線的特性阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)功率(電壓或電流)的一部分傳輸?shù)骄€上并到達(dá)負(fù)載處，但是有一部分被反射了。若負(fù)載阻抗小于原阻抗，反射為負(fù);反之，反射為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面不連續(xù)等因素的變化均會(huì)導(dǎo)致此類反射。

        串?dāng)_：串?dāng)_是兩條信號(hào)線之間的耦合、信號(hào)線之間的互感和互容引起信號(hào)線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。串?dāng)_噪聲源于信號(hào)線網(wǎng)之間、信號(hào)系統(tǒng)和電源分布系統(tǒng)之間、過孔之間的電磁耦合。串繞有可能引起假時(shí)鐘、間歇性數(shù)據(jù)錯(cuò)誤等，對(duì)鄰近信號(hào)的傳輸質(zhì)量造成影響?，F(xiàn)實(shí)中，無法完全消除串?dāng)_，但可將其控制在系統(tǒng)所能承受的范圍之內(nèi)。PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性、基線端接方式對(duì)串?dāng)_都有一定的影響。

        過沖和下沖：過沖就是第一個(gè)峰值或谷值超過設(shè)定電壓，對(duì)于上升沿，是指最高電壓;對(duì)于下降沿，是指最低電壓。下沖是指下一個(gè)谷值或峰值超過設(shè)定電壓。過分的過沖能夠引起保護(hù)二極管工作，導(dǎo)致其過早的失效。過分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤(誤操作)。

        振蕩和環(huán)繞振蕩：振蕩現(xiàn)象是反復(fù)出現(xiàn)的過沖和下沖。信號(hào)的振蕩即是由線上過渡的電感和電容引起的振蕩，屬于欠阻尼狀態(tài)，而環(huán)繞振蕩，屬于過阻尼狀態(tài)。振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

        地電平反彈噪聲和回流噪聲：當(dāng)電路中有較大的電流涌動(dòng)時(shí)會(huì)引起地電平反彈噪聲，如大量芯片的輸出同時(shí)開啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會(huì)引發(fā)電源噪聲，這樣會(huì)在真正的地平面上產(chǎn)生電壓波動(dòng)和變化，這個(gè)噪聲會(huì)影響其他元件的動(dòng)作。負(fù)載電容的增大，負(fù)載電阻的減小，地電感的增大，同時(shí)開關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈的增大。

        傳輸通道電氣特性分析

        在多層PCB中，絕大部分傳輸線不僅只布置在單個(gè)層面上，而是在多個(gè)層面上交錯(cuò)布置，各層面間通過過孔進(jìn)行連接。所以，在多層PCB中，一條典型的傳輸通道主要包括傳輸線、走線拐角、過孔3個(gè)部分。在低頻情況下，印制線和走線過孔可以看成普通的連接不同器件管腳的電氣連接，對(duì)信號(hào)質(zhì)量不會(huì)產(chǎn)生太大影響。但在高頻情況下，印制線、拐角和過孔就不能僅考慮其連通性，還應(yīng)考慮其高頻時(shí)電氣特性和寄生參數(shù)的影響。

        高速PCB中傳輸線的電氣特性分析

        在高速PCB設(shè)計(jì)中，不可避免地要使用大量的信號(hào)連接線，且長(zhǎng)短不一，信號(hào)經(jīng)過連接線的延遲時(shí)間與信號(hào)本身的變化時(shí)間相比已經(jīng)不能忽略，信號(hào)以電磁波的速度在連接線上傳輸，此時(shí)的連接線是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò)，需要用分布參數(shù)系統(tǒng)模型來描述，即傳輸線模型。

        傳輸線用于將信號(hào)從一端傳輸?shù)搅硪欢?，?條有一定長(zhǎng)度的導(dǎo)線組成，一條稱為信號(hào)路徑，一條稱為返回路徑。在低頻電路中，傳輸線的特性表現(xiàn)為純電阻電氣特性。在高速PCB中，隨著傳輸信號(hào)頻率的增加，導(dǎo)線間的容性阻抗減小，導(dǎo)線上感性阻抗增加，信號(hào)線將不再只表現(xiàn)為純電阻，即信號(hào)將不僅在導(dǎo)線上傳輸，而且也會(huì)在導(dǎo)體間的介質(zhì)中傳播。如果信號(hào)頻率進(jìn)一步增加，當(dāng)jωL>>R，1/(jωC)<對(duì)于均勻?qū)Ь€，在不考慮外部環(huán)境變化的情況下，電阻R、傳輸線寄生電感L和寄生電容C平均分布(即L1=L2=…=Ln;C1=C2=…=Cn+1)。